ТИПОВА СТРУКТУРА СХЕМИ КОРЕКЦІЇ СИГНАЛІВ НА ОСНОВІ ДУБЛЮВАННЯ З КОНТРОЛЕМ ПО КОДУ З ПІДСУМОВУВАННЯМ ЗВАЖЕНИХ ПЕРЕХОДІВ

Д.В.Єфанов, ВВ Сапожніков, Вол.В. Сапожніков

Èlektron. model. 2020, 42(5):38-51
https://doi.org/10.15407/emodel.42.05.038

АНОТАЦІЯ

Описано типові структури схем корекції— мажоритарна і структура дублювання з конт­ролем за паритетом. Запропоновано нову структуру схеми корекції на основі дублюван­ня з контролем по коду з підсумовуванням зважених переходів, який побудовано за дoпомогою зважених переходів між розрядами, що займають сусідні позиції в інформаційних векторах. Вказаний код виявляє будь-які похибки в інформаційних векторах за винятком похибок, повʼязаних із спотворенням всіх інформаційних розрядів одночас­но. Особливості зваженого коду з підсумовуванням дозволяють застосовувати його при синтезі схем виявлення похибок. Наведено приклад синтезу запропонованої нової схеми корекції. Результати експериментів з використанням контрольних комбінаційних схем MCNC Benchmarks засвідчили, що структура дублювання з контролем по коду з підсу­мовуванням зважених переходів у багатьох випадках дозволяє отримати менші значення показників складності технічної реалізації схем корекції, ніж відома структура мажоритарної корекції.

КЛЮЧОВІ СЛОВА:

комбінаційні пристрої автоматики, виявлення несправностей, сис­теми корекції похибок в обчисленнях, відмовостійки системи, дублювання, мажоритар­ний принцип контролю.

СПИСОК ЛІТЕРАТУРИ

1. Shcherbakov, N.S. (1975), Samokorrektiruyushchiesya diskretnye ustrojstva [Self-cor­recting discrete devices], Mashinostroenie, Moscow, USSR.
2. Sogomonyan, E.S. and Slabakov, E.V. (1989), Samoproverjaemyje ustrojstva i otkazous­tojchivyje sistemy [Self-checking devices and failover systems], Radio & Svjaz`, Moscow, USSR.
3. Gavrilov, M.A., Ostianu, V.M. and Potekhin, A.I. (1969, 1970), Nadezhnost' diskretnyh sistem [Reliability of discrete systems], Itogi nauki i tekhniki. Ser. «Teoriya veroyatnostej. Matematicheskaya statistika. Teoreticheskaya kibernetika», 1969, 1970.
4. Sogomonyan, E.S. (2018), Self-Correction Fault-Tolerant Systems, Preprint.
5. Sapozhnikov, V.V., Sapozhnikov, Vl.V., Hristov, H.A. and Gavzov, D.V. (1995), Metody postroeniya bezopasnyh mikroehlektronnyh sistem zheleznodorozhnoj avtomatiki [Methods for constructing safety microelectronic systems for railway automation], Transport, Moscow, Russia.
6. Dobiáš, R. and Kubátová, H. (2004), “FPGA Based Design of Railway's Interlocking Equipment”, the Proceeding of EUROMICRO Symposium on Digital System Design, 2004, pp. 467-473.
7. Dobiáš, R., Konarski, J. and Kubátová, H. (2008), “Dependability Evaluation of Real Railway Interlocking Device”, the Proceeding of 11th Euromicro Conference on Digital System Design, IEEE Computer Society, Los Alamitos, 2008, pp. 228-233.
8. Chakraborty, A. (2009), “Fault Tolerant Fail Safe System for Railway Signalling”, Proceeding of the World Congress on Engineering and Computer Science (WCECS 2009), USA, San Francisco, Vol. 2, October 20-22, 2009.
9. Ubar, R., Raik, J. and Vierhaus, H.T. (2011), Design and Test Technology for Dependable Systems-on-Chip, Information Science Reference, IGI Global, New York, USA
10. Theeg, G. and Vlasenko, S. (2018), Railway Signalling& Interlocking: 2nd Edition, PMC Media House GmbH, Hamburg, Germany.
11. Borecký, J, Kohlík, M., Vít, P. and Kubátová, H. (2016), “Enhanced Duplication Method with TMR-Like Masking Abilities”, the Proceeding of Conference on Digital System Design (DSD), 31 August – 2 September, 2016, Limassol, Cyprus, pp. 690-693. DOI: 10.1109/DSD.2016.91
12. Sapozhnikov, V.V., Sapozhnikov, Vl.V., Efanov, D.V. and Dmitriev, V.V. (2017), “New structures of the concurrent error detection systems for logic circuits”, Avtomatika i telemekhanika, no. 2, pp. 127-143.
13. Kharchenko, V.S. (1992), “Models and properties of multi-alternative fault-tolerant systems”, Avtomatika i telemekhanika, no. 12, pp. 140-147.
14. Ghosh, S., Basu, S. and Touba, N.A. (2005), “Synthesis of Low Power CED Circuits Based on Parity Codes”, the Proceeding of 23rd IEEE VLSI Test Symposium (VTS'05), 2005, pp. 315-320.
15. Sapozhnikov, V.V., Sapozhnikov, Vl.V., Efanov, D.V. and Cherepanova, M.R. (2016), “Modulo codes with summation in concurrent error detection systems. I. Ability of modulo codes to detect error in data vectors”, Elektronnoye Modelirovaniye, Vol. 38, no. 2, pp. 27-48.
16. Gessel', M., Morozov, A.A., Sapozhnikov, V.V. and Sapozhnikov, Vl.V. (1997), “Investigation of combinational self-checking devices with independent and unidirectionally independent outputs”, Avtomatika i telemekhanika, no. 2, pp. 180-193.
17. Sapozhnikov, V.V., Sapozhnikov, Vl.V. and Efanov, D.V. (2018), Kody Hemminga v sistemah funkcional'nogo kontrolya logicheskih ustrojstv [Hamming codes in concurrent error detection systems of logic devices], Nauka, St. Petersburg, Russia.
18. Sogomonyan, E.S. and Gössel, M. (1993), “Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs”, Journal of Electronic Testing: Theory and Applications, Vol. 4, Iss. 4, pp. 267-281. DOI:10.1007/BF00971975
19. Morosow, A., Sapozhnikov, V.V., Sapozhnikov, Vl.V. and Goessel, M. (1998), “Self-Checking Combinational Circuits with Unidirectionally Independent Outputs”, VLSI Design, Vol. 5, Iss. 4, pp. 333-345. DOI: 10.1155/1998/20389
20. Hahanov, V.I., Hahanova, I.A., Litvinova, E.I. and Guz,' O.A. (2010), Proektirovanie i verifikaciya cifrovyh sistem na kristallah [Design and verification of digital systems on chips], Novoe slovo, Kharkiv, Ukraine.
21. Harris, D.M. and Harris, S.L. (2012), Digital Design and Computer Architecture, Morgan Kaufmann, USA.
22. Sentovich, E.M., Singh, K.J. and Moon, C. (1992), “Sequential Circuit Design Using Synthesis and Optimization”, the Proceeding of the IEEE International Conference on Computer Design: VLSI in Computers & Processors, October 11-14, 1992, Cambridge, MA, USA, USA, pp. 328-333. DOI: 1109/ICCD.1992.276282
23. “Collection of Digital Design Benchmarks”, available at: http://ddd.fit.cvut.cz/prj/ Benchmarks/ (accessed September 09, 2020)
24. Sapozhnikov, V., Efanov, D., Sapozhnikov, Vl. and Dmitriev, V. (2017), “Method of Combinational Circuits Testing by Dividing its Outputs into Groups and Using Codes, that Effectively Detect Double Errors”, the Proceeding of 15th IEEE East-West Design & Test Symposium (EWDTS`2017), Novi Sad, Serbia, September 29 – October 2, 2017, pp. 129-136, DOI: 10.1109/EWDTS.2017.8110123

Повний текст: PDF