КОДИ З ПІДСУМОВУВАННЯМ ВАГОВИХ КОЕФІЦІЄНТІВ ГРУП РОЗРЯДІВ ІФОРМАЦІЙНОГО ВЕКТОРА ДЛЯ СИНТЕЗУ ЦИФРОВИХ ОБЧИСЛЮВАЛЬНИХ ПРИСТРОЇВ

Д.В. Єфанов

Èlektron. model. 2021, 43(5):61-75

https://doi.org/10.15407/emodel.43.06.061

АНОТАЦІЯ

Описано спосіб побудови сімейства кодів з підсумовуванням, оснований на зважуванні переходів між групами розрядів у інформаційному векторі. При цьому використано вагові коефіцієнти, що є степенями числа 2. Це дозволяє отримати код з контрольними розрядами, які описуються лінійними функціями. Застосування запропонованих зважених кодів з підсумовуванням дає змогу синтезувати схеми вбудованого контролю (СВК) на основі стандартних елементів і стандартних методів оптимізації структур логічних пристроїв. Наведено стандартну структуру СВК, основану на використанні кодів з під­сумовуванням зважених переходів між групою розрядів інформаційного вектора. Перевага стандартної структури полягає в можливості синтезу СВК із зменшеною складністю технічної реалізації за допомогою використання кодів з меншим числом контрольних розрядів, ніж при використанні дублювання. Недоліком структури є необхідність враховувати обмеження на кратності помилок, які виникають на виходах об’єктів діагностування, що посилюються при зменшенні числа контрольних розрядів. Незважаючи на це в багатьох випадках застосування стандартної структури на основі кодів з підсумовуванням зважених переходів між групами розрядів у інформаційному векторі дозволяє синтезувати самоперевіряємі цифрові пристрої. Використання стандартної структури для організації СВК дає також змогу реалізувати відмовостійкі цифрові пристрої по стандартним структурам.

КЛЮЧОВІ СЛОВА:

самоперевіряєма схема вбудованого контролю, контроль обчислень, код з підсумовуванням вагових переходів, виявлення помилок в інформаційному векторі, стандартна структура схеми вбудованого контролю, стандартна структура відмовостійкого пристрою.

СПИСОК ЛІТЕРАТУРИ

1. Matrosova, A.Yu. (1990), Algoritmicheskie metody sinteza testov [Algorithmic methods for the synthesis of tests], Publishing house of Tomsk University, Tomsk, USSR.
2. Wang, L.-T., Wu, C.-W. and Wen, X. (2006), VLSI Test Principles and Architectures: Design for Testability, Morgan Kaufmann Publishers, San Francisco, USA.
3. Göessel, M., Ocheretny, V., Sogomonyan, E. and Marienfeld, D. (2008), New Methods of Concurrent Checking: Edition 1, Springer Science+Business Media B.V., Dordrecht, Netherlands.
4. Navabi, Z. (2011), Digital System Test and Testable Design: Using HDL Models and Architectures, Springer Science+Business Media.
5. Drozd, A.V., Kharchenko, V.S. and Antoshchuk, S.G. (2012), Rabochee diagnostirovanie bezopasnykh informatsionno-upravljayustchikh sistem [Objects and Methods of On-Line Testing for Safe Instrumentation and Control Systems], National Aerospace University "KhAI", Kharkov, Ukraine.
6. Hahanov, V. (2018), Cyber Physical Computing for IoT-driven Services, Springer International Publishing AG, New York, USA, DOI: 10.1007/978-3-319-54825-8.
7. Mikoni, S.V., Sokolov, B.V. and Yusupov, R.M. (2018), Kvalimetriya modelej i polimodel'nyh kompleksov [Qualimetry of models and polymodel complexes], Academy of Science, Moscow, Russia.
8. Sogomonyan, E.S. and Slabakov, E.V. (1989), Samoproverjaemyje ustrojstva i otkazoustojchivyje sistemy [Self-checking devices and failover systems], Radio i Svjaz, Moscow, USSR.
9. Mikoni, S.V. (1992), Obshchie diagnosticheskie bazy znanij vychislitel'nyh sistem [Gene­ral Diagnostic Knowledge Base of Computing Systems], SPIIRAN, St. Petersburg, Russia.
10. Parkhomenko, P.P. and Sogomonyan, E.S. (1981), Osnovy tekhnicheskoj diagnostiki (optimizatsija algoritmov diagnostirovanija, apparaturnyje sredstva) [Basics of technical diagnostics (optimization of diagnostic algorithms and equipment)], Energoatomizdat, Moscow, USSR.
11. Goessel, M. and Graf, S. (1994), Error Detection Circuits, McGraw-Hill, London, UK.
12. Sapozhnikov, V.V., Sapozhnikov, Vl.V. and Efanov, D.V. (2019), Osnovy teorii nadezhnosti i tekhnicheskoj diagnostiki [Fundamentals of the theory of reliability and technical diagnostics], Publishing House "Lan", St. Petersburg, Russia.
13. Nicolaidis, M, and Zorian, Y. (1998), “On-Line Testing for VLSI – А Compendium of Approaches”, Journal of Electronic Testing: Theory and Application, Vol. 12, no. 1-2, pp. 7-20, DOI: 10.1023/A:1008244815697.
14. Mitra, S. and McCluskey, E.J. (2000), “Which Concurrent Error Detection Scheme to Сhoose?”, Proceedings of International Test Conference, Atlantic City, NJ, USA, October 03-05, 2000, pp. 985-994.
15. Sapozhnikov, V.V., Sapozhnikov, Vl.V. and Efanov, D.V. (2018), Kody Khemminga v sistemakh funktsionalnogo kontrolja [Hamming Сodes in Concurrent Error Detection Systems of Logic Devices], Nauka, St. Petersburg, Russia.
16. Sapozhnikov, V.V., Sapozhnikov, Vl.V. and Efanov, D.V. (2020), Kody s summirovaniem dlya sistem tekhnicheskogo diagnostirovaniya. Tom 1: Klassicheskie kody Bergera i ih modifikacii [Sum Codes for Technical Diagnostics Systems. Volume 1: Classical Berger Codes and Their Modifications], Nauka, Moscow, Russia.
17. Sapozhnikov, V.V., Sapozhnikov, Vl.V. and Efanov, D.V. (2021), Kody s summirovaniem dlya sistem tekhnicheskogo diagnostirovaniya. Tom 2: Vzveshennyje kody s summirovanijem [Sum Codes for Technical Diagnostics Systems. Volume 2: Weight-Based Sum Codes], Nauka, Moscow, Russia.
18. Aksjonova, G.P. (1973), “Method of Synthesizing Built-in Monitoring Arrangements for Automata with  Memory”,  Avtomatika i telemekhanika,  1973,  34,  no. 2, pp. 267-273.
19. Sapozhnikov, V.V., Sapozhnikov, Vl.V., Efanov, D.V. and Dmitriev, V.V. (2017), “New Structures of the Concurrent Error Detection Systems for Logic Circuits”, Avtomatika i telemekhanika, Vol. 78, no. 2, pp. 300-312, DOI: 10.1134/S0005117917020096.
20. Saposhnikov, V. and Saposhnikov, Vl. (1999), “New Code for Fault Detection in Logic Circuits”, Trudy 4-y konferentsii po netraditsionnym elektromekhanicheskim i elektricheskim sistemam [Proceedings of 4th International Conference on Unconventional Electromechanical and Electrical Systems], St. Petersburg, Russia, June 21-24, 1999, pp. 693-696.
21. Nikolos, D. (1998), “Self-Testing Embedded Two-Rail Checkers”, On-Line Testing for VLSI, Ch. 7, pp. 69-79, DOI 10.1007/978-1-4757-60-69-9_7.
22. Lala, P.K. (2001), Self-Checking and Fault-Tolerant Digital Design, Morgan Kaufmann Publishers, San Francisco, USA.
23. Zakrevskij, A., Pottosin, Yu. and Cheremisinova, L. (2009), Optimization in Boolean Space, TUT Press, Tallinn, Estonia.
24. Sentovich, E.M., Singh, K.J., Moon, C., Savoj, H., Brayton, R.K. and Sangiovanni-Vincentelli, A. (1992), “Sequential Circuit Design Using Synthesis and Optimization”, Proceedings IEEE International Conference on Computer Design: VLSI in Computers & Processors, October 11-14, 1992, Cambridge, MA, USA, pp. 328-333, DOI: 1109/ ICCD.1992.276282.
25. Sentovich, E. M., Singh, K. J., Lavagno L. et al (1992), SIS: A System for Sequential Circuit Synthesis, Electronics Research Laboratory, Department of Electrical Engineering and Computer Science, University of California, Berkeley, USA.
26. Sapozhnikov, V.V., Sapozhnikov, Vl.V. and Efanov, D.V. (2020), “Signal Correction Circuit for Combinational Automation Devices on the Basis of Boolean Complement with Control of Calculations by Parity”, Informatica, Vol. 17, no. 2, pp. 71-85, available at: https: //doi.org/10.37661/1816-0301-2020-17-2-71-85.
27. Sapozhnikov, V., Sapozhnikov, Vl. and Efanov, D. (2020), “Typical Signal Correction Structures Based on Duplication with the Integrated Control Circuit”, Proceedings of 18th IEEE East-West Design & Test Symposium (EWDTS’2020), Varna, Bulgaria, September 4-7, 2020, pp. 78-87, DOI: 1109/EWDTS50664.2020.9224649.
28. Efanov, D.V., Sapozhnikov, V.V. and Sapozhnikov, Vl.V. (2020), “Typical Structure of a Duplicate Error Correction Scheme with Code Control with Summation of Weighted Transitions”, Elektronne modelyuvannya, Vol. 42, no. 5, рp. 38-50, DOI: 10.15407/42.05.038.
29. Efanov, D.V., Sapozhnikov, V.V. and Sapozhnikov, Vl.V. (2021), “Boolean-Complement Based Fault-Tolerant Electronic Device Architectures”, Avtomatika i telemekhanika, Vol. 82, no. 8, pp. 1403-1417, DOI: 10.1134/S0005117921080075.

Повний текст: PDF