Метод прискореної кількісної оцінки компонентів реконфігуровних сигнатурних систем кіберзахисту

С.Я. Гільгурт, д-р техн. наук
Інститут проблем моделювання в енергетиці
ім. Г.Є. Пухова НАН України
Україна, 03164, Київ, вул. Генерала Наумова, 15
тел. 066 756 43 48; e-mail: Ця електронна адреса захищена від спам-ботів. Вам необхідно увімкнути JavaScript, щоб побачити її.

Èlektron. model. 2022, 44(5):03-24

https://doi.org/10.15407/emodel.44.05.003

АНОТАЦІЯ

Запропоновано метод прискореного розрахунку кількісних характеристик компонентів реконфігуровних сигнатурних систем кіберзахисту, який дозволяє швидко знаходити кількісні оцінки апаратних витрат та швидкісних властивостей компонентів реконфігу­ровних сигнатурних систем кіберзахисту без виконання ресурсномісткої процедури синтезу цифрової схеми за допомогою системи автоматизованого проектування. Для кращо­го розуміння принципів побудови функцій оцінки детально розглянуто приклад базової схеми розпізнавання (СР) на асоціативній пам’яті, яку побудовано з цифрових компараторів. Найперспективнішими підходами до створення СР для реконфігуровних сигнатур­них систем кіберзахисту вказано асоціативну пам’ять, фільтр Блума та алгоритм Ахо–Корасік у вигляді скінченного автомата.

КЛЮЧОВІ СЛОВА:

сигнатурна система кіберзахисту, мережева система виявлення вторгнень, множинне розпізнавання рядків, програмована логічна інтегральна схема, кількісна оцінка.

СПИСОК ЛІТЕРАТУРИ

1. Смит Б. Методы и алгоритмы вычислений на строках. Теоретические основы регу­лярных вычислений / Пер. с англ. М.: Вильямс, 2006, 496 с.
2. Chen H., Chen Y., Summerville D.H. A Survey on the Application of FPGAs for Network Infrastructure Security // IEEE Communications Surveys and Tutorials, 2011, рр. 541-561. https://doi.org/10.1109/surv.2011.072210.00075.
3. Гильгурт С.Я. Реконфигурируемые вычислители. Аналитический обзор // Электрон. моделирование, 2013, 35, №4, с. 49—72.
4. Abdulhammed R., Faezipour M., Elleithy K.M. Network Intrusion Detection Using Hardware Techniques: A Review // IEEE Long Island Systems, Applications and Technology Conference (LISAT'16), April 2016, рр. 1-7. https://doi.org/10.1109/LISAT.2016.7494100.
5. Jyothi V., Addepalli S. K., Karri R. DPFEE: A High Performance Scalable Pre-Processor for Network Security Systems // IEEE Transactions on Multi-Scale Computing Systems, 2018, Vol. 4, № 1, pp. 55-68. https://doi.org/10.1109/tmscs.2017. 2765324.
6. Евдокимов В.Ф., Давиденко А.Н., Гильгурт С.Я. Дополнительные этапы процедуры оперативной реконфигурации аппаратных ускорителей задач информационной безопасности // Моделювання та інформаційні технології. Зб. наук. праць ІПМЕ ім.Г.Є. Пухова НАН України, 2018, вип. 85, c.3—
7. AMD / Xilinx [Електронний ресурс]. Режим доступу: www.xilinx.com. Загл. з екрану. (Дата звернення: 27.07.2022).
8. Евдокимов В.Ф., Давиденко А.Н., Гильгурт С.Я. Организация централизованной генерации файлов конфигураций для аппаратных ускорителей задач информационной безопасности // Моделювання та інформаційні технології. Зб. наук. праць ІПМЕ ім.Г.Є. Пухова НАН України, 2017, вип. 81, c. 3—
9. Гільгурт С. Методи побудови оптимальних схем розпізнавання для реконфігуровних засобів інформаційної безпеки // Безпека інформації, 2019, 25, № 2, c. 74—81. https://doi.org/10.18372/2225-5036.25.13824.
10. Hilgurt S.Ya. A Survey on Hardware Solutions for Signature-Based Security Systems // 1st International Workshop on Information Technologies: Theoretical and Applied Problems 2021 (ITTAP 2021). Ternopil, Ukraine, 16 – 18 November 2021 // CEUR Workshop Proceedings, 2021, Vol. 3039, pp. 6-23. http://ceur-ws.org/Vol-3039.
11. Cho Y.H., Mangione-Smith H.  Deep packet  filter  with  dedicated  logic  and  read only memories // 12th Annual IEEE Symposium on Field-Programmable Custom Com­puting Machines, Proceedings, 2004, pp. 125-134. https://doi.org/10.1109/fccm. 2004.25.
12. Sourdis I., Pnevmatikatos D.N., Vassiliadis S. Scalable multigigabit pattern matching for packet inspection // IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2008, Vol. 16, № 2, pp. 156-166. https://doi.org/10.1109/tvls1.2007.912036.
13. Bloom B.H. Space/time trade-offs in hash coding with allowable errors // Communications of the ACM, 1970, Vol. 13, № 7, pp. 422-426. https://doi.org/10.1145/362686.362692.
14. Geravand S., Ahmadi M. Bloom filter applications in network security: A state-of-the-art survey // Computer Networks, 2013, Vol. 57, № 18, pp. 4047-4064. https://doi.org/10.1016/ comnet.2013.09.003.
15. Aho A.V, Corasick M.J. Efficient string matching: an aid to bibliographic search // II Communications of the ACM, 1975, Vol. 18, № 6, pp. 333-340. https://doi.org/10.1145/360825.
16. Jiang W., Yang Y.H.E., Prasanna V.K. Scalable Multi-Pipeline Architecture for High Performance Multi-Pattern String Matching // 24th IEEE International Parallel and Distributed Processing Symposium (IPDPS'10). Atlanta, GA, 19–23 April 2010, pp. 1-12. https://doi.org/ 1109/IPDPS.2010.5470374.
17. Гільгурт С.Я. Побудова асоціативної пам'яті на цифрових компараторах реконфігуровними засобами для вирішення задач інформаційної безпеки // Электрон. моделирование, 2019, 41, № 3, c. 59—80. https://doi.org/10.15407/emodel.41.03.059.
18. Гільгурт С. Побудова фільтрів Блума реконфігуровними засобами для вирішення задач інформаційної безпеки // Безпека інформації, 2019, 25, № 1, c. 53—58. https:// org/ 10.18372/2225-5036.25.13594.
19. Гільгурт С. Побудова скінченних автоматів реконфігуровними засобами для вирі­шення задач інформаційної безпеки // Захист інформації, 2019, 21, № 2, c. 111—120. https://Doi.org/10.18372/2410-7840.21.13768.
20. Гільгурт С.Я. Порівняльний аналіз підходів до побудови компонентів реконфігуровних засобів технічного захисту інформації // Проблеми інформатизації та управління, 2021, 2, № 66, c. 17—26. https://doi.org/10.18372/2073-4751.66.15712.
21. 16 Гбайт памяти HBM в ПЛИС Virtex® UltraScale+™ от Xilinx / Макрогруп. 24.09.2019 15:15 [Електронний ресурс]. Режим доступу: www.macrogroup.ru/news/ 2019/16-gbayt-pamyati-hbm-v-plis-virtexr-ultrascaletm-ot-xilinx. Загл. з екрану. (Дата звернення: 27.07.2022).
22. Huang J., Yang Z.K., Du X., Li W. FPGA based high speed and low area cost pattern mat­ching // IEEE Region 10 Conference (TENCON 2005). Melbourne, Australia, 2005, pp. 2693- https://doi.org/10.1109/TENCON.2005.300988.
23. Sourdis I., Pnevmatikatos D.N. Fast, large-scale string match for a 10Gbps FPGA-based network Intrusion Detection System // Field-Programmable Logic and Applications, Proceedings, 2003, Vol. 2778, pp. 880-889. https://doi.org/10.1007/978-3-540-45234-8_85.

Повний текст: PDF