В.В. Сапожников, Вл.В. Сапожников, доктора техн. наук,
Д.В. Ефанов, канд. техн. наук, М.Р. Черепанова
Федеральное государственное бюджетное образовательное
учреждение высшего профессионального образования
«Петербургский государственный университет
путей сообщения Императора Александра I»
(Российская Федерация, 190031, Санкт-Петербург, Московский пр., 9,
тел. (+7) 9117092164, (+7) (812) 4578579, e-mail:
АННОТАЦИЯ
Проаналізовано властивості кодів з підсумовуванням одиничних інформаційних розрядів в системах функціонального контролю при змінюванні довжини інформаційного вектору. Встановлено залежності між різними похибками при різних значеннях модулів, які безпосередньо пов’язані з кількістю розрядів контрольних векторів і правилами їх обчислення. Показано,що модульні коди з підсумовуванням незалежно від значення модуля не виявляють однаковий процент похибок кратності d від загального числа похибок даної кратності при будь-якій довжині інформаційних векторів. Експериментально встановлено, що зменшення значення модуля для реальних логічних схем в багатьох випадках не приводить до збільшення числа похибок, що не виявляються, на виходах.
КЛЮЧЕВЫЕ СЛОВА:
система функционального контроля, структурная избыточность, код с суммированием, код Бергера, код паритета, модульный код с суммированием, обнаружение ошибок в комбинационных схемах.
СПИСОК ЛИТЕРАТУРЫ
1. Пархоменко П.П., Согомонян Е.С. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства). — М. : Энергоатомиздат, 1981, 320 с.
2. McCluskey E.J. Logic Design Principles: With Emphasis on Testable Semicustom Circuits. — N.J. : Prentice Hall PTR, 1986.— 549 p.
3. Goessel M., Graf S. Error Detection Circuits.— London: McGraw-Hill, 1994. — 261 p.
4. Дрозд А.В., Харченко В.С., Антощук С.Г. и др. Рабочее диагностирование безопасных информационно-управляющих систем. Под ред. А.В. Дрозда и В.С. Харченко. — Харьков : Национальный аэрокосмический университет им. Н.Е. Жуковского «ХАИ», 2012. —614 с.
5. Touba N.A., McCluskey E.J. Logic Synthesis of Multilevel Circuits with Concurrent Error Detection // IEEE Trans. Computer-Aided Design of Integrated Circuits and System. — 1997, Jul. —Vol. 16. — Р. 783—789.
6. Nicolaidis M., Zorian Y. On-Line Testing for VLSI — А Compendium of Approaches // Journal of Electronic Testing: Theory and Applications. — 1998. — № 12. — P. 7—20.
7. Mitra S., McClaskey E.J.Which Concurrent Error Detection Scheme to Сhoose? // Proc. of Intern. Test Conf., 03—05 October, 2000.—USA, Atlantic City, NJ, 2000.—Р. 985—994.
8. Дрозд А.В. Нетрадиционный взгляд на рабочее диагностирование вычислительных устройств // Проблемы управления. — 2008. — № 2. — С. 48—56.
9. Слабаков Е.В., Согомонян Е.С. Самопроверяемые вычислительные устройства и системы (обзор) // Автоматика и телемеханика. — 1981. — № 11. —С. 147—167.
10. Rao T.R., Fujiwara E. Error Control Coding for Computer Systems.—NY : Prentice Hall, 1989. —584 p.
11. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. — М. : Радио и связь, 1989. — 208 с.
12. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. — NJ : John Wiley & Sons, 2006. —720 p.
13. Lala P.K. Principles of Modern Digital Design.—NJ : John Wiley &Sons, 2007.—419 p.
14. Jha N.K. Totally Self-Checking Checker Designs for Bose-Lin, Bose and Blaum Codes // IEEE Trans. Computer-Aided Design.— 1991. — Vol. CAD-10. — Р. 136—143.
15. Сапожников В.В., Сапожников Вл.В. Самопроверяемые дискретные устройства. — СПб: Энергоатомиздат, 1992. —224 с.
16. Bose B., Lin D.J. Systematic Unidirectional Error-Detection Codes // IEEE Trans. Comput. — 1985. —Vol. C-34. —Р. 1026—1032.
17. Das D., Touba N.A. Synthesis of Circuits with Low-Cost Concurrent Error Detection Based on Bose-Lin Codes // J. of Electronic Testing: Theory and Applications.—1999.—Vol. 15, Issue 1-2. — P. 145—155.
18. Piestrak S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes.—Wrocaw: Oficyna Wydawnicza Politechniki Wrocavskiej, 1995. — 111 p.
19. Аксёнова Г.П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю два // Автоматика и телемеханика.—1979.—№9.—С. 126—135.
20. Ghosh S., Basu S., Touba N.A. Synthesis of Low Power CED Circuits Based on Parity Codes // Proc. of 23rd IEEE VLSI Test Symposium (VTS’05), 1—5 May 2005. — Palm Springs Califonia, USA. —Р. 315—320.
21. Аксенова Г.П. О функциональном диагностировании дискретных устройств в условиях работы с неточными данными // Проблемы управления.—2008.—№5.—С. 62—66.
22. Berger J.M. А Note on Error Detecting Codes for Asymmetric Channels // Information and Control. —1961. —Vo l. 4, Issue 1. — P. 68—73.
23. Sapozhnikov V., Sapozhnikov Vl., Efanov D. Modular Sum Code in Building Testable Discrete Systems // Proc. of 13th IEEE East-West Design & Test Symposium (EWDTS’2015). — Batumi, Georgia, September 26—29, 2015. — P. 181—187.
24. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Применение кодов с суммированием при синтезе систем железнодорожной автоматики и телемеханики на программируемых логических интегральных схемах // Автоматика на транспорте.—2015.—1, № 1.— С. 84—107.
25. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Классификация ошибок в информационных векторах систематических кодов // Изв. вузов. Приборостроение.—2015.— 58, №5.— С. 333—343.
26. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Освойствах кода с суммированием в схемах функционального контроля // Автоматика и телемеханика. — 2010. — № 6. — С. 155—162.
27. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Применение модульных кодов с суммированием для построения систем функционального контроля комбинационных логических схем // Там же.— 2015. — № 10. — С. 152—169.
28. Collection of Digital Design Benchmarks. [Электронный ресурс]. — Режим доступа: http://ddd.fit.cvut.cz/prj/Benchmarks/.
29. Sapozhnikov V., Sapozhnikov Vl., Efanov D., Blyudov A. On the Synthesis of Unidirectional Combinational Circuits Detecting All Single Faults // Proc. of 12th IEEE East-West Design & Test Symposium (EWDTS'2014). —Kiev, Ukraine, September 26—29, 2014.—Р. 116—125.
САПОЖНИКОВ Валерий Владимирович, д-р техн. наук, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежностный синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.
САПОЖНИКОВ Владимир Владимирович, д-р техн. наук, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежностный синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.
ЕФАНОВ Дмитрий Викторович, канд. техн. наук, доцент кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I, который окончил в 2007 г. Область научных исследований — дискретная математика, надежность и техническая диагностика дискретных систем.
ЧЕРЕПАНОВА Мария Родионовна, студентка факультета «Автоматизация и интеллектуальные технологии» Петербургского государственного университета путей сообщенияИмператора Александра I. Область научных исследований — автоматика и дискретная математика.