В.В. Сапожников, д-р техн. наук, Вл.В. Сапожников, д-р техн. наук,
Д.В. Ефанов, канд. техн. наук
Петербургский госуниверситет путей сообщения Императора Александра I
(Российская Федерация, 190031, Санкт-Петербург, Московский пр., 9,
тел. (+7) 9117092164, (+7) (812) 4578579, e-mail: Этот адрес электронной почты защищён от спам-ботов. У вас должен быть включен JavaScript для просмотра.)

АННОТАЦИЯ

Рассмотрены два способа построения кодов с суммированием с наименьшим общим числом необнаруживаемых ошибок в информационных векторах, имеющих такое же число контрольных разрядов, как классические коды Бергера. Способы основаны на взвешивании разрядов и переходов между разрядами, занимающими соседние позиции в информационных векторах, с помощью последовательности весовых коэффициентов, образующей натуральный ряд чисел. Проанализированы некоторые ключевые особенности обнаружения ошибок в информационных векторах предложенных кодов, отличающие данные коды от кодов Бергера и их известных модификаций. На основании экспериментов с контрольными комбинационными схемами показана эффективность разработанных кодов при организации контроля ошибок, возникающих на выходах схем.

КЛЮЧЕВЫЕ СЛОВА:

дискретные устройства, техническая диагностика, код Бергера, модифицированный код Бергера, обнаружение ошибок.

СПИСОК ЛИТЕРАТУРЫ

1. McCluskey E.J. Logic Design Principles: With Emphasis on Testable Semicustom Circuits. N.J.: Prentice Hall PTR, 1986, 549 p.
2. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989, 208 с.
3. Сапожников В.В., Сапожников Вл.В. Самопроверяемые дискретные устройства. СПб: Энергоатомиздат, 1992, 224 с.
4. Hurst S.L. VLSI Testing: Digital and Mixed Analogue/Digital Techniques (Circuits, Devices and Systems Series) 1st Edition. London: The Institution of Engineering and Technology, 1998, 552 p.
5. Nicolaidis M., Zorian Y. On-Line Testing for VLSI — А Compendium of Approaches // Journal of Electronic Testing: Theory and Applications, 1998, №12, pp. 7-20.
6. Mitra S., McCluskey E.J. Which Concurrent Error Detection Scheme to Сhoose? // Proc. of International Test Conf., 2000. USA, Atlantic City, NJ, 03-05 October 2000, pp. 985-994.
7. Matrosova A., Levin I., Ostanin S.A. Self-Checking Synchronous FSM Network Design with Low Overhead // VLSI Design, 2000, Vol. 11, Issue 1, рp. 47-58.
8. Lala P.K. Self-Checking and Fault-Tolerant Digital Design. San Francisco: Morgan Kaufmann Publishers, 2001, 216 p.
9. Dong H. Modified Berger Codes for Detection of Unidirectional Errors // IEEE Transaction on Computers, 1984, June, Vol. C-33, рp. 572-575.
10. Nikolos D. Invited Paper t-Symmetric and d-Unidirectional (d > t) Error-Detecting Cyclic AN Arithmetic Codes // Intern. Jornal of Electronics, 1990, Vol. 68, Issue 1, рp. 1-22. DOI: 10.1080/00207219008921143.
11. Jha N.K. Totally Self-Checking Checker Designs for Bose-Lin, Bose and Blaum Codes //IEEE Transaction on Computer-Aided Design, 1991, Vol. 10, Issue 1, рp. 136-143. DOI 10.1109/43.62799.
12. Piestrak S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes.
Wroclaw: Oficyna Wydawnicza Politechniki Wroclavskiej, 1995, 111 p.
13. Jha N.K., Gupta S. Testing of Digital Systems. Cambridge University Press, 2003, 1000 p.
14. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006, 720 p.
15. Мехов В.Б., Сапожников В.В., Сапожников Вл.В. Контроль комбинационных схем на основе модифицированных кодов с суммированием // Автоматика и телемеханика, 2008, №8, с. 153-165.
16. Piestrak S.J., Pillement S, Sentieys O. Designing Efficient Codecs for Bus-Invert Berger Code for Fully Asymmetric Communication // IEEE Transactions on Circuits and Systems II: Express Briefs, 2010, Vol. 57, Issue 10, pp. 777-781. DOI: 10.1109/TCSII.2010.2067773.
17. Efanov D., Sapozhnikov V., Sapozhnikov Vl., Blyudov A. On the Problem of Selection of Code with Summation for Combinational Circuit Test Organization // Proc. of 11th IEEE East-West Design & Test Symposium (EWDTS`2013). Rostov-on-Don, Russia, September 27-30, 2013, pp. 261-266. DOI 10/1109/EWDTS.2013.6673133.
18. Dinesh Babu N., Ramani G. Checkbit Prediction for Logic Functions By Using Dong’s Code Method // Intern. Journal of Science andResearch (IJSR), 2014, Vol. 3, Issue 11, pp. 946-949.
19. Chaithra V., Nataraj Urs H.D. Enhanced Stuck at Zero and Stuck at One Fault Identification in NOC Routers // Intern. Journal of Advanced Research in Electrical, Electronics and Instrumentation Engineering, 2016, Vol. 5, Issue 4, ðp. 2946-2955. DOI:10.15662/IJAREEIE. 2016.0504147.
20. Berger J.M. A Note on Error Detection Codes for Asymmetric Channels // Information and Control, 1961, Vol. 4, Issue 1, ðp. 68-73. DOI: 10.1016/S0019-9958(61)80037-5.
21. Busaba F.Y., Lala P.K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors // Journal of Electronic Testing: Theory and Applications, 1994, Vol. 5, Issue 5, pp. 19-28.
22. Matrosova A.Yu., Ostanin S.A. Self-Checking Synchronous Sequential Circuit Design for Unidirectional Error // Proc. of the IEEE European TestWorkshop (ITW’98). 1998, 27-29 May, Sitges, Barcelona, Spain.
23. Morosow A, Saposhnikov V.V., Saposhnikov Vl.V., Goessel M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs // VLSI Design, 1998, Vol. 5, Issue 4, pp. 333-345.
24. Saposhnikov V.V., Morosov A., Saposhnikov Vl.V., Goessel M. A New Design Method for Self-Checking Unidirectional Combinational Circuits // Journal of Electronic Testing: Theory and Applications, 1998, Vol. 12, Issue 1-2, pp. 41-53.
25. Goessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science+Business Media B.V., 2008, 184 p.
26. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Освойствах кода с суммированием в схемах функционального контроля //Автоматика и телемеханика, 2010, №6, с. 155-162.
27. Блюдов А.А., Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Построение модифицированного кода Бергера с минимальным числом необнаруживаемых ошибок информационных разрядов // Электрон. моделирование, 2012, 34, №6, с. 17-29.
28. Блюдов А.А., Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. О кодах с суммированием единичных разрядов в системах функционального контроля // Автоматика и телемеханика, 2014, №8, с. 131-145.
29. Sapozhnikov V., Sapozhnikov Vl., Efanov D., Blyudov A. On the Synthesis of Unidirectional Combinational Circuits Detecting All Single Faults // Proc. of 12th IEEE East-West Design & Test Symposium (EWDTS`2014). Kyev, Ukraine, 2014, September 26-29, pp. 116-125.DOI 10.1109/EWDTS.2014.7027056.
30. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Построение кодов с суммированием с наименьшим количеством необнаруживаемых симметричных ошибок в информационных векторах // Радиоэлектроника и информатика, 2014, №4, с. 46-55.
31. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Контроль комбинационных схем на основе кодов с суммированием с одним взвешенным информационным разрядом // Автоматика на транспорте, 2016, 2, №4, с. 564-597.
32. Berger J.M. A Note on Burst Detection Sum Codes // Information and Control, 1961, Vol. 4, Issue 2-3, pp. 297-299. DOI: 1016/S0019-9958(61)80021-7.
33. Das D., Touba N.A. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits // Proc. of the 17th IEEE VLSI Test Symposium. USA, CA, Dana Point, 1999, April 25-29, pp. 370-376.
34. Saposhnikov V., Saposhnikov Vl. New Code for Fault Detection in Logic Circuits // Proc. of 4th Intern. Conf. on Unconventional Electromechanical and Electrical Systems. St. Petersburg, Russia, 1999, June 21-24, pp. 693-696.
35. Das D., Touba N.A., Seuring M., Gossel M. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes // Proc. of IEEE 6th International On-Line Testing Workshop (IOLTW). Spain, Palma de Mallorca, 2000, July 3-5, pp. 171-176.
36. Mehov V., Saposhnikov V., Sapozhnikov Vl., Urganskov D. Concurrent Error Detection Based on New Code with Modulo Weighted Transitions between Information Bits // Proc. of 7th IEEE East-West Design & Test Workshop (EWDTW`2007). Erevan, Armenia, 2007, September 25-30, pp. 21-26.
37. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Дмитриев В.В. Новые структуры систем функционального контроля логических схем // Автоматика и телемеханика, 2017, №2, с. 127-143.
38. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Никитин Д.А. Модульно взвешенный код с суммированием для систем технического диагностирования // Информатика и системы управления, 2015, №3, с. 53-62.
39. Sapozhnikov V., Sapozhnikov Vl., Efanov D. et al. Optimum Sum Codes, that Effectively Detect the Errors of Low Multiplicities //RadioElectronics&Informatics, 2015, No1, pp. 17-22.
40. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Классификация ошибок в информационных
векторах систематических кодов // Изв. вузов. Приборостроение, 2015, 58, №5, c. 333-343. DOI 10.17586/0021-3454-2015-58-5-333-343.
41. Collection of Digital Design Benchmarks. Ðåæèì äîñòóïà: htth://ddd.fit.cvut.cz/prj/Benchmarks.
42. Yang S. Logic Synthesis and Optimization Benchmarks: User Guide: Version 3.0. Microelectronics
Center of North Carolina (MCNC), 1991, 88 p.
43. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Применение кодов с суммированием при синтезе систем железнодорожной автоматики и телемеханики на программируемых логических интегральных схемах // Автоматика на транспорте, 2015, 1, № 1, c. 84-107.

САПОЖНИКОВ Валерий Владимирович, д-р техн. наук, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей
сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежностный синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.

САПОЖНИКОВ Владимир Владимирович, д-р техн. наук, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей
сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежностный синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.

ЕФАНОВ Дмитрий Викторович, канд. техн. наук, доцент кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 2007 г. окончил Петербургский государственный университет путей сообщения. Область научных исследований—дискретная математика, надежность и техническая диагностика дискретных систем.

Полный текст: PDF (русский)

Go to top